SAK-XE164GM-72F80LAA 16-BIT FLASH RISC MCU Tecnologías Infineon

Resumen de las características

Para una visión general rápida y una referencia fácil, las características del XE167xM se resumen aquí.
• CPU de alto rendimiento con conducción de cinco etapas y MPU
¢ Ciclo de instrucción de 12,5 ns a un reloj de CPU de 80 MHz (ejecución de un solo ciclo)
Un ciclo de adición y resta de 32 bits con resultado de 40 bits
Multiplicación de un ciclo (16 × 16 bits)
División de fondo (32 / 16 bits) en 21 ciclos
Instrucciones de multiplicación y acumulación (MAC) de un ciclo
¢ Facilidades mejoradas de manipulación de bits booleanos
Ejecución del salto de ciclo cero
Instrucciones adicionales para soportar HLL y sistemas operativos
¢ Diseño basado en registros con múltiples bancos de registros variables
¢ Soporte rápido para el cambio de contexto con dos bancos de registros locales adicionales
16 MBytes de espacio de dirección lineal total para código y datos
¥ 1024 bytes de área de registro de funciones especiales en el chip (compatible con la familia C166)
Unidad integrada de protección de la memoria (MPU)
• Sistema de interrupción con 16 niveles de prioridad para hasta 96 fuentes
¢ Entradas externas seleccionables para la generación de interrupciones y el despertar
¢ Rapidez de muestreo más rápida 12,5 ns
• Transferencia de datos de ciclo único de ocho canales impulsada por interrupción con controlador de eventos periféricos (PEC), los punteros de 24 bits cubren el espacio de direcciones total
• Generación de reloj a partir de fuentes de reloj internas o externas, utilizando PLL en chip o prescaler
• Verificador de hardware CRC con polinomio programable para supervisar las áreas de memoria en el chip
• Módulos de memoria en el chip
8 Kbytes de memoria RAM de espera en el chip (SBRAM)
2 Kbytes de memoria RAM de puerto doble en el chip (DPRAM)


¢ hasta 576 Kbytes de memoria de programa en el chip (memoria flash)
Protección del contenido de la memoria mediante código de corrección de errores (ECC)
• Módulos periféricos en el chip
Unidad de temporizador multifunción general con 5 temporizadores
Unidad de captura/comparación de 16 canales de uso general (CAPCOM2)
¢ Hasta 4 unidades de captura/comparación para la generación de señales PWM flexibles (CCU6x)
Dos convertidores A/D sincronizables con un total de hasta 24 canales, resolución de 10 bits, tiempo de conversión inferior a 1 μs, preprocesamiento opcional de datos (reducción de datos, control de rango), detección de cables rotos
¢ Hasta 8 canales de interfaz en serie que se utilizarán como UART, LIN, canal síncrono de alta velocidad (SPI), interfaz de bus IIC (dirección de 10 bits, 400 kbit/s), interfaz IIS
Interfaz MultiCAN en chip (Rev. 2.0B activa) con hasta 128 objetos de mensaje (Full CAN/Basic CAN) en hasta 6 nodos CAN y funcionalidad de pasarela
¢ Temporizador del sistema en chip y reloj en tiempo real en chip
• Hasta 12 Mbytes de espacio de dirección externa para código y datos
Las características del bus externo programables para diferentes rangos de direcciones
Buses de direcciones/datos externos con múltiplex o desmúltiplex
Ancho del bus de direcciones seleccionable
Ancho del bus de datos de 16 o 8 bits
5 señales de selección de chips programables
¢ Apoyo para el arbitraje de buses de retención y recogida
• Fuente de alimentación única de 3,0 V a 5,5 V
• Horario y oscilador controlados por un perro guardián programable
• Hasta 119 líneas de E/S de uso general
• Cargadores de arranque en el chip
• Soportado por una gama completa de herramientas de desarrollo, incluyendo compiladores C, paquetes de macro ensamblador, emuladores, tableros de evaluación, depuradores HLL, simuladores, desensambladores de analizadores lógicos,tableros de programación
• Soporte de depuración en el chip a través del puerto de acceso al dispositivo (DAP) o de la interfaz JTAG
• Paquete LQFP verde de 144 pines, con una anchura de 0,5 mm (19,7 milímetros)