XC2365B40F80LRABKXUMA1 IC MCU 16/32B 320KB FLSH 100LQFP Tecnologías Infineon

Información general sobre el dispositivo

Los derivados XC236x son miembros de alto rendimiento de la familia Infineon XC2000 de microcontroladores CMOS de un solo chip.Estos dispositivos amplían la funcionalidad y el rendimiento de la familia C166 en términos de instrucciones (unidad MAC)Combinan un alto rendimiento de la CPU (hasta 66 millones de instrucciones por segundo) con una alta funcionalidad periférica y capacidades de IO mejoradas.Los periféricos optimizados pueden adaptarse de forma flexible a los requisitos de la aplicaciónEstos derivados también proporcionan la generación de reloj a través de PLL y fuentes de reloj internas o externas, y varios módulos de memoria en el chip como Flash de programa, RAM de programa y RAM de datos.

Resumen de las características

Para una rápida descripción general o referencia, las propiedades de XC236x?? s se enumeran aquí de manera condensada.
• CPU de 16 bits de alto rendimiento con tubería de 5 etapas
Tiempo de ciclo de instrucción de 15 ns a 66 MHz CPU Clock (ejecución de ciclo único)
1 ciclo de adición y resta de 32 bits con resultado de 40 bits
Multiplicación de 1 ciclo (16 × 16 bits)
Instrucciones de multiplicación y acumulación (MAC) de 1 ciclo
División de fondo (32 / 16 bits) en 21 ciclos
¢ Facilidades mejoradas de manipulación de bits booleanos
Ejecución de salto de ciclo cero
Instrucciones adicionales para soportar HLL y sistemas operativos
El diseño basado en registros con múltiples bancos de registros variables
Apoyo para el cambio rápido de contexto con dos bancos de registros locales adicionales
16 MBytes Espacio de direcciones lineal total para código y datos
Área de registro de funciones especiales en el chip de 1024 bytes (compatible con la familia C166)
• Sistema de interrupción de 16 niveles prioritarios con hasta 79 fuentes, entradas externas seleccionables
para la generación de interrupción y el despertar, velocidad de muestreo hasta 15 ns
• Instalaciones de transferencia de datos de ciclo único de 8 canales impulsadas por interrupción a través de
Controlador de eventos periféricos (PEC), los punteros de 24 bits cubren el espacio de direcciones total
• Generación de relojes a partir de fuentes de relojes internas o externas,
a través de PLL en chip o a través de Prescaler
• Módulos de memoria en el chip
1 Kbyte de memoria RAM en el chip (SBRAM)
2 Kbytes de memoria RAM de puerto doble en el chip (DPRAM)
¢ 16 Kbytes de SRAM de datos en el chip (DSRAM)


• Módulos periféricos en el chip
Dos convertidores A/D sincronizables con un total de 16 canales, resolución de 10 bits,
Tiempo de conversión hasta 1,2 μs, Preprocesamiento opcional de datos (reducción de datos,
Control de alcance)
Unidad de captura/comparación de 16 canales para fines generales (CAPCOM2)
Dos unidades de captura/comparación para la generación flexible de señales PWM (CCU6x)
Unidad de temporizador multifuncional de uso general con 5 temporizadores
Seis canales de interfaz en serie para ser utilizados como UART, LIN, sincrónicos de alta velocidad
Canal (SPI/QSPI), Interfaz de bus IIC (dirección de 10 bits, 400 kbit/s), Interfaz IIS
Interfaz MultiCAN en el chip (Rev. 2.0B activa) con 64 objetos de mensaje
(Full CAN/Basic CAN) en 3 nodos CAN y funcionalidad de la pasarela
Reloj en tiempo real en el chip
• Hasta 12 Mbytes de espacio de dirección externa para código y datos
Características del bus externo programables para diferentes rangos de direcciones
Buses de direcciones/datos externos múltiplexados o desmultiplexados
Ancho del bus de direcciones seleccionable
Ancho del bus de datos de 16 o 8 bits
Cuatro señales de selección de chips programables
• Fuente de alimentación única de 3,0 V a 5,5 V
• Horario de vigilancia y oscilador programable
• Hasta 75 líneas de E/S de propósito general
• Cargador bootstrap en el chip
• Apoyados por una amplia gama de herramientas de desarrollo como los compiladores C,
Los paquetes de Macro-Assembler, Emuladores, Juntas de Evaluación, HLL-Debuggers, Simuladores,
Dismonteadores de analíticos lógicos, placas de programación
• Soporte de depuración en el chip mediante la interfaz JTAG
• Paquete LQFP verde de 100 pines, de 0,5 mm (19,7 mil) de anchura