IDT70T3319S133DD IC SRAM 4.5MBIT PARALLEL 144TQFP Renesas Electronics America Inc. y sus subsidiarias

Descripción

El IDT70T651/9 es una memoria RAM estática de alta velocidad 256/128K x 36 asíncrona de doble puerto.El IDT70T651/9 está diseñado para ser utilizado como un stand-alone 9216/4608K-bit Dual-Port RAM o como una combinación MAS TER / SLAVE Dual-Port RAM para 72-bit o más sistema de palabrasEl uso del enfoque IDT MASTER/SLAVE Dual-Port RAM en aplicaciones de sistemas de memoria de 72 bits o más amplios resulta en un funcionamiento a toda velocidad y sin errores sin la necesidad de una lógica discreta adicional.
Este dispositivo proporciona dos puertos independientes con pines de control, dirección y E / S separados que permiten un acceso independiente y asíncrono para leer o escribir a cualquier ubicación en la memoria.Una función de apagado automático controlada por el chip permite (ya sea CE0 o CE1) permitir que los circuitos en el chip de cada puerto entren en un modo de potencia de espera muy bajo.
El IDT70T651/9 tiene un modo RapidWrite que permite al diseñador realizar operaciones de escritura de espalda a espalda sin pulsar la entrada R / W cada ciclo.Esto es especialmente significativo en los tiempos de ciclo de 8 y 10ns del IDT70T651/9, facilitando las consideraciones de diseño en estos niveles de alto rendimiento.
El 70T651/9 puede soportar un voltaje de funcionamiento de 3.3V o 2.5V en uno o ambos puertos, controlados por los pines OPT. La fuente de alimentación para el núcleo del dispositivo (VDD) es de 2.5V.

Características

◆ Verdaderas celdas de memoria de doble puerto que permiten el acceso simultáneo a la misma ubicación de memoria
◆ Acceso de alta velocidad
¢ Comercial: 8/10/12/15 días (máximo)

◆ El modo RapidWrite simplifica los ciclos de escritura consecutivos de alta velocidad
◆ Dual chip permite permitir la expansión de profundidad sin lógica externa
◆ IDT70T651/9 expande fácilmente el ancho del bus de datos a 72 bits o más usando el selector Maestro/Esclavo cuando se cascadas más de un dispositivo
◆ M/S = VIH para la señal de salida BUSY en Master, M/S = VIL para la entrada BUSY en Slave
◆ Banderas ocupadas y interrumpidas
◆ Lógica de arbitraje de puertos en el chip
◆ Soporte completo de hardware en el chip para la señalización de semáforos entre puertos
◆ Funcionamiento totalmente asíncrono desde cualquiera de los puertos
◆ Control de bytes separados para compatibilidad de buses y buses multiplexados
◆ Entradas en modo de reposo en ambos puertos
◆ Apoya las características JTAG compatibles con IEEE 1149.1
◆ Fuente de alimentación única de 2,5 V (± 100 mV) para el núcleo
◆ Compatible con LVTTL, suministro de energía seleccionable de 3,3 V (± 150 mV) / 2,5 V (± 100 mV) para I/O y señales de control en cada puerto
◆ Disponible en una matriz de cuadrícula de bolas de 256 bolas, en una matriz de cuadrícula de plástico de 208 pines y en una matriz de cuadrícula de bolas de 208 bolas de tono fino.
◆ El rango de temperaturas industriales (de 40°C a +85°C) está disponible para las velocidades seleccionadas