CY7C138-25JXI IC SRAM 32KBIT PARALÉL 68PLCC Cypress Semiconductor Corp. y sus subsidiarios

Descripción funcional

El CY7C1381D/CY7C1381F/CY7C1383D/CY7C1383F es un flujo síncrono de 3,3 V, 512 K × 36 y 1 M × 18 a través de SRAM, diseñado para interactuar con microprocesadores de alta velocidad con una lógica mínima de pegamento[1].El retraso máximo de acceso desde la subida del reloj es de 6.5 ns (versión de 133 MHz). Un contador de 2 bits en el chip captura la primera dirección en una ráfaga e incrementa la dirección automáticamente para el resto del acceso de ráfaga.

Características

■ Soporta operaciones de bus de 133 MHz
■ 512 K × 36 y 1 M × 18 de E/S común
■ 3,3 V de alimentación del núcleo (VDD)
■ alimentación de entrada/salida de 2,5 V o 3,3 V (VDDQ)
■ Tiempo rápido de reloj a salida
️ 6.5 ns (versión de 133 MHz)
■ Proporciona una velocidad de acceso 2-1-1-1 de alto rendimiento
■ Contador de ráfagas seleccionable por el usuario que admite secuencias de ráfagas intercaladas o lineales de Intel Pentium
■ Dirección separada del procesador y del controlador
■ Grabación sincronizada y automática
■ Habilitar la salida asíncrona
■ CY7C1381D/CY7C1381F disponible en el estándar JEDEC
TQFP de 100 pines sin Pb, bola de 165 pines sin Pb y sin Pb
El paquete FPBGA CY7C1381F/CY7C1383F está disponible en
Paquete BGA de 119 bolas libre y no libre de Pb
■ IEEE 1149.1 Escaneo de límites compatible con JTAG
■ Opción de modo de reposo ZZ