MX25L51245GXDI-10G IC FLASH 512MBIT SPI/QU 24CSPBGA Macronix y sus componentes

Descripción general

MX25L1005 es un CMOS 1,048MX25L1005 cuenta con una interfaz periférica serie y un protocolo de software que permite el funcionamiento en un bus simple de 3 cables.Las tres señales del bus son una entrada de reloj (SCLK), una entrada de datos serie (SI) y una salida de datos serie (SO).
El MX25L1005 proporciona una operación de lectura secuencial en todo el chip.
Después de que se emita el comando programa / borrar, se ejecutarán algoritmos de programación / borrado automáticos que programan / borran y verifican las ubicaciones de la página o sector / bloque especificados.El comando del programa se ejecuta en la página (256 bytes) base, y el comando borrar se ejecuta en el chip o sector ((4K-byte) o bloque ((64K-byte).
Para facilitar la interfaz al usuario, se incluye un registro de estado para indicar el estado del chip.El comando de lectura de estado se puede emitir para detectar el estado de finalización de un programa o borrar la operación a través de bit WIP.
Cuando el dispositivo no está en funcionamiento y el CS# está alto, se pone en modo de espera y toma menos de 10 uA de corriente continua.
El MX25L1005 utiliza la célula de memoria patentada de MXIC, que almacena confiablemente el contenido de la memoria incluso después de 100.000 ciclos de programación y borrado.

Características

En el caso de los
• Interfaz periférica en serie (SPI) compatible -- Modo 0 y Modo 3
• 1,048,576 x estructura de 1 bit
• 32 Sectores iguales con 4 bytes cada uno
- Cualquier sector puede ser borrado individualmente.
• 2 Bloques iguales con 64K bytes cada uno
- Cualquier bloque puede ser borrado individualmente
• Función de suministro único de energía
- de 2,7 a 3,6 voltios para las operaciones de lectura, borrado y programación
• Protección de cierre a 100 mA desde -1V hasta Vcc +1V
• El inhibidor de escritura de baja Vcc es de 1,5 V a 2,5 V.

El Consejo Europeo

• Alto rendimiento
- Tiempo de acceso rápido: reloj serie de 85 MHz (15pF + 1TTL de carga) y reloj serie de 66 MHz (30pF + 1TTL de carga)
- Tiempo de programación rápido: 1,4 ms (típico) y 5 ms (máximo) por página (256-byte por página)
- Tiempo de borrado rápido: 60 ms (típico) y 120 ms (máximo) por sector (4 K-byte por sector); 1 s (típico) y 2 s (máximo) por bloque (64 K-byte por bloque)
• Bajo consumo energético
- Baja corriente activa de lectura: 12 mA (máx.) a 85 MHz, 8 mA (máx.) a 66 MHz y 4 mA (máx.) a 33 MHz
- Baja corriente de programación activa: 15 mA (máximo)
- Baja corriente activa de borrado: 15 mA (máximo)
- Baja corriente de espera: 10 uA (máximo)
- Modo de apagado profundo 1uA (típico)
• Al menos 100.000 ciclos de borrado/programa

Características del software

• Formato de datos de entrada
- Código de comando de 1 byte.
• Protección de bloqueo
- El bit de estado BP0~BP1 define el tamaño del área a ser protegida por software contra las instrucciones de programación y borrado.
• Borrado automático y algoritmo de programación automática
- Elimina y verifica automáticamente los datos en el sector seleccionado
- Automatically programs and verifies data at selected page by an internal algorithm that automatically times the program pulse widths (Any page to be programed should have page in the erased state first)
• Característica del registro de estado
• Identificación electrónica
- ID de dispositivo de 2 bytes de JEDEC
- Comando RES, ID de dispositivo de 1 byte

Características del hardware
• Entrada de la SCLK
- Entrada de reloj en serie
• Ingreso SI
- Entrada de datos en serie
• Producción de SO
- Salida de datos en serie
• Pín WP#
- Protección contra escritura de hardware
• SEGUIR el broche
- detener el chip sin deseleccionarlo
• PACAJE
- SOP de 8 pines (150 mil)
- 8 USON terrestres (2x3x0,6 mm) *
¿Cómo se llama?