W631GG6KB-12 IC DRAM 1GBIT PARALÉL 96WBGA Winbond Electrónica

Descripción general

El W631GG6KB es una memoria DDR3 SDRAM de 1G bits, organizada como 8,388,608 palabras x 8 bancos x 16 bits. Este dispositivo logra velocidades de transferencia de alta velocidad de hasta 1866 Mb/sec/pin (DDR3-1866) para diversas aplicaciones. W631GG6KB se clasifica en los siguientes grados de velocidad: -11,-12 años.El grado de velocidad -11 es compatible con la especificación DDR3-1866 (13-13-13).Los grados de velocidad 12A y 12K cumplen con la especificación DDR3-1600 (11-11-11) (el grado industrial 12I que se garantiza que soporta -40 °C ≤ TCASE ≤ 95 °C)Los grados de velocidad -15, 15I, 15A y 15K cumplen con la especificación DDR3-1333 (9-9-9) (el grado industrial de 15I que se garantiza para soportar -40 °C ≤ TCASE ≤ 95 °C).

Características

El valor de las emisiones de CO2 de las emisiones de CO2 de los motores de combustión renovable será el valor de las emisiones de CO2 de los motores de combustión renovable de los motores de combustión renovable.
Arquitectura de doble velocidad de datos: dos transferencias de datos por ciclo de reloj
Ocho bancos internos para operaciones simultáneas
Arquitectura de 8 bits de pre-adquisición
¢ Término de latencia del CAS: 6, 7, 8, 9, 10, 11 y 13
Los modos de largura de ráfaga 8 (BL8) y de corte de ráfaga 4 (BC4): fijos a través del registro de modo (MRS) o seleccionables a vuelo (OTF)
¢ Ordenamiento programable de lectura: secuencial entrelazado o mordisqueado
Se transmiten/reciben datos con estrobos de datos bidireccionales y diferenciales (DQS y DQS#)
¢ Alineado en el borde con datos de lectura y alineado en el centro con datos de escritura
DLL alinea las transiciones DQ y DQS con el reloj
Input de reloj diferencial (CK y CK#)
Los comandos introducidos en cada borde CK positivo, datos y máscara de datos se refieren a ambos bordes de un par de estroboscopo de datos diferencial (dupla velocidad de datos)
¢ CAS publicado con latencia aditiva programable (AL = 0, CL - 1 y CL - 2) para mejorar la eficiencia del bus de comando, dirección y datos
¢ Tardor de lectura = Tardor aditivo más Tardor de CAS (RL = AL + CL)
¢ Función de precarga automática para ráfagas de lectura y escritura
️ Actualización, autoactualización, autoactualización automática (ASR) y autoactualización parcial de la matriz (PASR)
 Precharged Power Down and Active Power Down