CY7C1351S-133AXC IC SRAM 4.5MBIT PARALELO 100TQFP Cypress Semiconductor Corp

Descripción funcional

El CY7C1351 es una SRAM de 3.3V, 128K por 36 Synchronous Flow-Through Burst diseñada específicamente para admitir operaciones de lectura/escritura reales ilimitadas sin la inserción de estados de espera.El CY7C1351 está equipado con la lógica avanzada No Bus LatencyTM (NoBLTM) necesaria para permitir operaciones consecutivas de lectura/escritura con datos transferidos en cada ciclo de relojEsta característica mejora drásticamente el rendimiento de los datos a través de la SRAM, especialmente en sistemas que requieren frecuentes transiciones de escritura / lectura.El CY7C1351 es compatible funcionalmente con las SRAM ZBT IDT71V547, MT55L128L36F y MCM63Z737.

Características

• Compatible con pines y funcionalmente equivalente a los dispositivos ZBTTM IDT71V547, MT55L128L36F y MCM63Z737
• Soporta operaciones de bus de 66 MHz con cero estados de espera
Los datos se transfieren en cada reloj
• Control del búfer de salida automático de tiempo interno para eliminar la necesidad de utilizar OE
• Entradas registradas para el funcionamiento de flujo
• Capacidad de escritura de bytes
• Arquitectura de E/S común de 128K x 36
• Fuente de alimentación única de 3,3 V
• Tiempos rápidos de reloj a salida
¢ 11,0 ns (para el dispositivo de 66 MHz)
¢ 12,0 ns (para el dispositivo de 50 MHz)
¢ 14,0 ns (para el dispositivo de 40 MHz)
• Pín de activar el reloj (CEN) para suspender la operación
• Escrituras sincronizadas con tiempo automático
• Habilitar la salida asíncrona
• Paquete TQFP 100 de la norma JEDEC
• Capacidad de explosión  orden de explosión lineal o entrelazado Baja potencia de espera