CY7C1353S-100AXC IC SRAM 4.5MBIT PARALLEL 100TQFP Cypress Semiconductor Corp. y sus subsidiarios

Descripción funcional

El CY7C1353 es una SRAM de 3.3V 256K por 18 Synchronous-Flow-Through Burst diseñada específicamente para admitir operaciones de lectura/escritura sin límites sin la inserción de estados de espera.El CY7C1353 está equipado con la lógica avanzada de No Bus Latency (NoBL) requerida para permitir operaciones consecutivas de lectura/escritura con datos transferidos en cada ciclo de relojEsta característica mejora drásticamente el rendimiento de los datos a través de la SRAM, especialmente en los sistemas que requieren frecuentes transiciones de escritura a lectura.El CY7C1353 es compatible funcionalmente con las SRAM ZBT ◄ MCM63Z819 y MT55L256L18F.

Características

• Compatibles con pines y funcionalmente equivalentes a los dispositivos ZBTTM MCM63Z819 y MT55L256L18F
• Soporta operaciones de bus de 66 MHz con cero estados de espera
Los datos se transfieren en cada reloj
• Control del búfer de salida automático de tiempo interno para eliminar la necesidad de utilizar OE
• Entradas registradas para el funcionamiento de flujo
• Capacidad de escritura de bytes
• 256K x 18 arquitectura de E/S común
• Fuente de alimentación única de 3,3 V
• Tiempos rápidos de reloj a salida
¢ 11,0 ns (para el dispositivo de 66 MHz)
¢ 12,0 ns (para el dispositivo de 50 MHz)
¢ 14,0 ns (para el dispositivo de 40 MHz)
• Pín de activar el reloj (CEN) para suspender la operación
• Escrituras sincronizadas con tiempo automático
• Habilitar la salida asíncrona
• Paquete TQFP 100 de la norma JEDEC
• Capacidad de explosión  orden de explosión lineal o entrelazado
• Baja potencia de espera